МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ “ЛЬВІВСЬКА ПОЛІТЕХНІКА” ІКТА Кафедра ЕОМ / Курсова робота з дисципліни:«Архітектура комп’ютера» На тему: «Проектування комп’ютера» Варіант № 16  Анотація В даній курсові роботі розглядаються принципи проектування комп’ютерів з архітектурою CISC. Здійснено аналіз основних принципів побудови комп’ютерів з використанням вище згаданої архітектури. Здійснено аналіз розроблених інструкцій. Подано схеми спроектованих комп’ютерів, а також опис створених форматів команд. Розглянуто алгоритм роботи розробленого симулятора та асемблера. Зміст Завдання для розробки спрощеного комп’ютера……………… 4 Вступ……………………………………………………………….. 5 Основні принципи побудови комп’ютерів архітектури CISC…6 Алгоритм розробки асемблера…………………………………...8 Алгоритм розробки стимулятора ………………………………10 Опис додаткового способу адресації……………………………11 Опис розроблених інструкцій……………………………………12 Функціональна схема комп’ютера до модифікації……………..18 Функціональна схема комп’ютера після модифікації..…………19 Опис розроблених форматів команд…………………………….20 Висновок……………………………………………………………22 Список Літератури………………………………………………...23 Додатки……………………………………………………………..24 Завдання для розробки спрощеного комп’ютера Варіант №16 № Арифметичні Логічні Керування Прапорці Адресація   1 2 3 4 5 6 7 8  1 2 3   16 2 7 11 1 2 16 2 9 ZF 2 3 4 8  Дані на проектування: № Мнемонічний код Зміст  Арифметичні  2 INC regA Збільшити на 1  7 SUB regA regB destReg Віднімання : destReg=regA-regB  11 XSUB regA regB destReg Віднімання і обмін операндів місцями: destReg=regAregB  Логічні  1 AND regA regB destReg Побітове логічне І: destReg = regA & regB  2 XOR regA regB destReg Додавання по модулю 2 destReg = regA # regB  16 CMPG regA regB destReg Порівняти regA regB destReg= regA > regB  Керування. Умовні переходи  2 JMAE regA regB offSet Беззнакове більше/рівно if (regA>= regB) PC=PC+1+offSet  9 JMNA regA regB offSet Беззнакове не більше if (regA!> regB) PC=PC+1+offSet   № Адресція  8 Базово – індексна (розробити IR та BR – базовий регістр)   № Мнемонічний код Зміст  Регістр ознаки нуля (ZF)  2 BSR regA destReg Побітове сканування в зворотньому напрямку(від старших до молодших) regA в пошуках біта з 1 , повертає номер позиції в destReg. Якщо 1 знайдено ZF=1, інакше ZF=0  3 BSF regA destReg Побітове сканування в прямому( від молодших до старших) напрямку regA в пошуках біта з 1 , повертає номер позиції в destReg. Якщо 1 знайдено ZF=1, інакше ZF=0  4 JE offSet Перейти, якщо менше, if(ZF==0)PC=offset   Вступ Архітектура рівня множинних інструкцій (Instruction Set Architecture, ISA) є межею поміж апаратним та програмним забезпеченням комп’ютера. Саме на цей рівень архітектури спирається системний програміст в розробці програмного забезпечення для прикладного програміста, а саме, ОС, утиліт, драйверів, бібліотек, компіляторів тощо. Вже відомо, що двома основними архітектурами множини інструкцій є CISC i RISC. Фундатором CISC архітектури вважають фірму IBM з її базовою архітектурою 360, ядро якої використовують з 1964 року і до сьогодні, наприклад, в таких сучасних мейнфеймах як IBM ES/9000. CISC – Complex Instruction Set Computer (архітектура з повною множинною інструкцій). Лідером в розробці мікропроцесорів на основі архітектури СISC є компанія Intel зі своїми серіями х86 і Pentium. Ця архітектура є стандартом для ринку мікроком’ютерів. Для архітектури CISC характерне порівняно невелике число регістрів загального призначення; велика кількість машинних команд, деякі з яких семантично навантажені аналогічно операторам мов програмування високого рівня і виконуються за багато тактів; велика кількість методів адресації; велика кількість форматів команд різної розрядності; переважання двоадресного формату команд; наявність команд типу регістр-пам’ять. Більшість сучасних процесорів д...